MPC8548EVJAVHD,NXP/FREESCALE,通信控制器™ 三、 集成处理器
MPC8548EVJAVHD,NXP/FREESCALE,通信控制器™ 三、 集成处理器
MPC8548EVJAVHD,NXP/FREESCALE,危芯练戏：依叭溜溜寺山寺依武叭武
1.1主要特点
下表概述了MPC8548E功能集：
•基于Power Architecture构建的高性能32位内核™ 技术
–具有奇偶校验保护的32 KB L1指令高速缓存和32 KB L1数据高速缓存。缓存可以
完全锁定或按行锁定，并对指令和数据进行单独锁定。
–信号处理引擎（SPE）APU（辅助处理单元）。提供广泛的
矢量（64位）整数和分数运算的指令集。这些说明同时使用
64位GPR的上部和下部字由SPE APU定义。
–双精度浮点APU。提供双精度（64位）指令集
使用64位GPR的浮点指令。
–36位实际寻址
–嵌入式矢量和标量单精度浮点APU。提供指令集
用于单精度（32位）浮点指令。
–内存管理单元（MMU）。专为嵌入式应用程序设计。支架
4 KB–4 GB的页面大小。
–增强的硬件和软件调试支持
–与MPC8548E性能类似但独立的性能监控设施
班长
e500定义了未在此设备上实现的功能。它通常还定义了一些功能
该设备更具体地实现。了解这些差异对于
确保正确操作。
•512 Kbyte L2高速缓存/SRAM
–配置灵活。
–在高速缓存和SRAM模式下，在64位边界上完全支持ECC
–缓存模式支持指令缓存和/或数据缓存。
–外部主机可以强制数据通过编程内存分配到缓存中
范围或特殊事务类型（隐藏）。
–可以配置1、2或4种方式仅用于隐藏。
–八路集合关联缓存组织（32字节缓存行）
–支持锁定整个缓存或选定的行。通过设置并清除单个线路锁
书籍E说明或通过外部掌握的交易。
–通过写入L2配置寄存器完成全局锁定和闪存清除
–指令锁和数据锁可以单独闪存清除。
–SRAM功能包括以下内容：
–I/O设备通过将事务标记为可窥探（全局）来访问SRAM区域。
–区域可以位于内存映射中任何对齐的位置。
–字节可访问的ECC使用读-修改-写事务访问进行保护
小于缓存线访问。
•地址转换和映射单元（ATMU）
–八个本地访问窗口定义了本地36位地址空间内的映射。
–入站和出站ATM映射到更大的外部地址空间。
–PCI/PCI-X和PCI Express上的三个入站窗口和一个配置窗口
–RapidIO上有四个入站窗口和一个默认窗口™
–四个出站窗口加上PCI/PCI-X和PCI Express的默认转换
–八个出站窗口加上RapidIO的默认翻译，具有分段和
细分支持
•DDR/DDR2内存控制器
–支持DDR和DDR2 SDRAM的可编程时序
–64位数据接口
–支持四组内存，每个最多4 GB，最多16 GB
–DRAM芯片配置，从64 Mbits到4 Gbits，带×8/×16数据端口
–完全ECC支持
–页面模式支持
–DDR最多可同时打开16个页面
为了避免权属纠纷，特做如下说明：本站内容作品来自用户分享及互联网，仅供参考，无法核实真实出处，并不代表本网站赞同其观点和对其真实性负责，本网站仅提供信息存储空间服务，我们致力于保护作者版权，如果发现本站有涉嫌侵权的内容，欢迎发送邮件至youxuanhao@qq.com 举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。
